1
0
forked from tanchou/Verilog
Files
Verilog_Louis/Semaine_4/UART_FIFO/README.md

5 lines
167 B
Markdown
Raw Normal View History

# UART loopback
Probleme
3 octest de retard
quand vous envoyer un octet, vous recevez le loopback de 3 octets plus tot. il faut attendre 3 octets avant de le recevoir