forked from tanchou/Verilog
Update README to include corrections and testing notes for FIFO and UART modules
This commit is contained in:
29
README.md
29
README.md
@@ -4,6 +4,35 @@
|
||||
|
||||
## [Semaine 2](/Semaine_2/)
|
||||
|
||||
## [Semaine 3](/Semaine_3/)
|
||||
|
||||
## [Semaine 4](/Semaine_4/)
|
||||
* Corriger la FIFO :
|
||||
|
||||
- Changer DEPTH par SIZE
|
||||
|
||||
- Transformer le rd_data en registre et la mettre à jour dans le posedge clk
|
||||
|
||||
|
||||
|
||||
* Tester UART FIFO avec délais
|
||||
|
||||
|
||||
|
||||
* UART ultrason avec commandes :
|
||||
|
||||
- récupéré une mesure
|
||||
|
||||
- prise de mesures
|
||||
|
||||
- arrêt de prise de mesure continue
|
||||
|
||||
|
||||
|
||||
* Capteur de température
|
||||
|
||||
- récupéré bit par bit la valeur finale envoyer par le capteur
|
||||
|
||||
|
||||
## Cheat sheet
|
||||
### Commands
|
||||
|
Reference in New Issue
Block a user