forked from tanchou/Verilog
Init et début de réflexion sur le projet
This commit is contained in:
Before Width: | Height: | Size: 62 KiB After Width: | Height: | Size: 62 KiB |
Before Width: | Height: | Size: 62 KiB After Width: | Height: | Size: 62 KiB |
21
Semaine_2/Projet_esp32/Projet_esp32.txt
Normal file
21
Semaine_2/Projet_esp32/Projet_esp32.txt
Normal file
@@ -0,0 +1,21 @@
|
|||||||
|
Projet à faire avec un FPGA (tang nano 20k) et un esp32 :
|
||||||
|
Le but global est de pouvoir se connecter à l'esp32 et ensuite de pouvoir communiquer avec le pc (ou autre appareil connecté en usb au FPGA)
|
||||||
|
l'esp 32 agis comme esclave pour le FPGA et sert uniquement de portail wifi, le FPGA quand à lui, fera le lien entre les appareils en wifi et le périphérique usb
|
||||||
|
|
||||||
|
[ PC via USB-C ] ←→ [ FPGA (Tang Nano 20K) ] ←→ [ ESP32 ] ←→ [ Clients en Wi-Fi ]
|
||||||
|
|
||||||
|
|
||||||
|
Rôles des composants
|
||||||
|
FPGA (Tang Nano 20K) :
|
||||||
|
- Gère l’interface UART avec l’ESP32
|
||||||
|
- Gère la communication USB avec le PC
|
||||||
|
- Fait le routage bidirectionnel des données (une sorte de mux / buffer intelligent)
|
||||||
|
|
||||||
|
ESP32 :
|
||||||
|
- Crée un réseau Wi-Fi local
|
||||||
|
- Écoute via une connexion série (UART) avec le FPGA
|
||||||
|
- Reçoit des commandes du FPGA et envoie les données des clients Wi-Fi
|
||||||
|
|
||||||
|
PC (ou autre appareil USB) :
|
||||||
|
- Peut recevoir/envoyer des données (par exemple, un terminal série ou un logiciel personnalisé)
|
||||||
|
|
Reference in New Issue
Block a user