verlan/Verilog_Louis
1
0
Fork 0
forked from tanchou/Verilog
Code Pull Requests Activity

Readme

Browse Source
This commit is contained in:
Gamenight77
2025-04-22 14:32:34 +02:00
parent 3bb56e2f57
commit 574ace75ef
2 changed files with 200 additions and 4 deletions
Download Patch File Download Diff File Expand all files Collapse all files

4
Semaine_2/Projet_esp32/Projet_esp32.txt
View File

@@ -1,6 +1,6 @@
Projet à faire avec un FPGA (tang nano 20k) et un esp32 :
Le but global est de pouvoir se connecter à l'esp32 et ensuite de pouvoir communiquer avec le pc (ou autre appareil connecté en usb au FPGA)
l'esp 32 agis comme esclave pour le FPGA et sert uniquement de portail wifi, le FPGA quand à lui, fera le lien entre les appareils en wifi et le périphérique usb
Le but global est de pouvoir se connecter à l'esp32 et ensuite de pouvoir communiquer avec le pc (ou autre appareil connecté en USB au FPGA)
l'esp 32 agis comme esclave pour le FPGA et sert uniquement de portail wifi, le FPGA quand à lui, fera le lien entre les appareils en wifi et le périphérique USB
[ PC via USB-C ] ←→ [ FPGA (Tang Nano 20K) ] ←→ [ ESP32 ] ←→ [ Clients en Wi-Fi ]