1
0
forked from tanchou/Verilog

5 Commits

Author SHA1 Message Date
Gamenight77
1006b77e95 Update testbench and simulation scripts to use a unified output file name for GTKWave 2025-05-19 09:31:53 +02:00
Gamenight77
e124c7c0c4 Bloquer a cause du tx 2025-05-13 12:22:50 +02:00
Gamenight77
e086ba8ef0 Loopback fifo fonctionne mais avec 3 valeur de décalage 2025-05-09 11:39:40 +02:00
Gamenight77
86d4f5ddd2 rx fifo et tx fifo on l'air de fonctionner lors des testbenchs 2025-05-06 10:59:08 +02:00
Gamenight77
1ca3456ab8 Création de la structure du uart fifo 2025-05-06 09:42:26 +02:00