This website requires JavaScript.
Explore
Help
Sign In
verlan
/
Verilog_Louis
Watch
1
Star
0
Fork
0
You've already forked Verilog_Louis
forked from
tanchou/Verilog
Code
Pull Requests
Activity
78
Commits
1
Branch
0
Tags
abdc824c6db89099277b8c240fbb0b639b0b5ca4
Commit Graph
4 Commits
Author
SHA1
Message
Date
Gamenight77
e124c7c0c4
Bloquer a cause du tx
2025-05-13 12:22:50 +02:00
Gamenight77
e086ba8ef0
Loopback fifo fonctionne mais avec 3 valeur de décalage
2025-05-09 11:39:40 +02:00
Gamenight77
86d4f5ddd2
rx fifo et tx fifo on l'air de fonctionner lors des testbenchs
2025-05-06 10:59:08 +02:00
Gamenight77
1ca3456ab8
Création de la structure du uart fifo
2025-05-06 09:42:26 +02:00