forked from tanchou/Verilog
19 lines
647 B
Plaintext
19 lines
647 B
Plaintext
|
IO_LOC "rx" 70;
|
||
|
|
IO_PORT "rx" PULL_MODE=UP DRIVE=8 BANK_VCCIO=1.8;
|
||
|
|
IO_LOC "tx" 69;
|
||
|
|
IO_PORT "tx" PULL_MODE=UP DRIVE=8 BANK_VCCIO=1.8;
|
||
|
|
IO_LOC "clk" 4;
|
||
|
|
IO_PORT "clk" PULL_MODE=UP BANK_VCCIO=1.8;
|
||
|
|
|
||
|
|
IO_LOC "leds[0]" 15;
|
||
|
|
IO_PORT "leds[0]" PULL_MODE=UP DRIVE=8 BANK_VCCIO=1.8;
|
||
|
|
IO_LOC "leds[1]" 16;
|
||
|
|
IO_PORT "leds[1]" PULL_MODE=UP DRIVE=8 BANK_VCCIO=1.8;
|
||
|
|
IO_LOC "leds[2]" 17;
|
||
|
|
IO_PORT "leds[2]" PULL_MODE=UP DRIVE=8 BANK_VCCIO=1.8;
|
||
|
|
IO_LOC "leds[3]" 18;
|
||
|
|
IO_PORT "leds[3]" PULL_MODE=UP DRIVE=8 BANK_VCCIO=1.8;
|
||
|
|
IO_LOC "leds[4]" 19;
|
||
|
|
IO_PORT "leds[4]" PULL_MODE=UP DRIVE=8 BANK_VCCIO=1.8;
|
||
|
|
IO_LOC "leds[5]" 20;
|
||
|
|
IO_PORT "leds[5]" PULL_MODE=UP DRIVE=8 BANK_VCCIO=1.8;
|