1
0
forked from tanchou/Verilog
Files
Verilog_Louis/Semaine_3/README.md

17 lines
528 B
Markdown
Raw Normal View History

2025-04-28 09:22:17 +02:00
## Semaine 2
### Jour 6
**Matin :**
- Remise en contexte
- Réflexion sur un projet combinant FPGA (Tang Nano 20K) + ESP32 :
- Objectif : se connecter à lESP32 (Wi-Fi) → communiquer avec le PC (via USB au FPGA)
- LESP32 agit comme un esclave, servant uniquement de portail Wi-Fi
- Le FPGA fait le lien entre Wi-Fi et périphériques USB
**Architecture prévue :**
[ PC via USB-C ] ←→ [ FPGA (Tang Nano 20K) ] ←→ [ ESP32 ] ←→ [ Clients en Wi-Fi ]
**Après-midi :**
- Documentation sur lesp 32