1
0
forked from tanchou/Verilog
Files
Verilog_Louis/Semaine_4/UART_ULTRASON/constraints/top_uart_ultrason.cst

10 lines
239 B
Plaintext
Raw Normal View History

IO_LOC "tx" 69;
IO_PORT "tx" IO_TYPE=LVCMOS33 PULL_MODE=UP BANK_VCCIO=3.3;
IO_LOC "clk" 4;
IO_PORT "clk" IO_TYPE=LVCMOS33 PULL_MODE=UP BANK_VCCIO=3.3;
IO_LOC "sig" 73;
IO_PORT "sig" IO_TYPE=LVCMOS33 PULL_MODE=UP DRIVE=8 BANK_VCCIO=3.3;