Gros patch sur la fifo et rx fifo pour gagner des tick d'horloge, uart comand fonctionne toujours pas

Semaine_5/UART_ULTRASON_COMMANDS/IP/verilog/fifo.v

@@ -34,8 +34,8 @@
         end
 
         if (rd_en && !empty) begin // OUT
-            rd_ptr <= (rd_ptr + 1) % SIZE;
             rd_data <= fifo[rd_ptr];
+            rd_ptr <= (rd_ptr + 1) % SIZE;
             count <= count - 1;
         end
     end