forked from tanchou/Verilog
54 lines
1.1 KiB
Markdown
54 lines
1.1 KiB
Markdown
# Verilog
|
|
|
|
## [Semaine 1](/Semaine_1/)
|
|
|
|
## [Semaine 2](/Semaine_2/)
|
|
|
|
## [Semaine 3](/Semaine_3/)
|
|
|
|
## [Semaine 4](/Semaine_4/)
|
|
* Corriger la FIFO :
|
|
|
|
- Changer DEPTH par SIZE
|
|
|
|
- Transformer le rd_data en registre et la mettre à jour dans le posedge clk
|
|
|
|
* Nouveau RX FIFO avec le rxuartlite
|
|
|
|
* Tester UART FIFO avec délais
|
|
|
|
|
|
|
|
* UART ultrason avec commandes :
|
|
|
|
- récupéré une mesure
|
|
|
|
- prise de mesures
|
|
|
|
- arrêt de prise de mesure continue
|
|
|
|
|
|
|
|
* Capteur de température
|
|
|
|
- récupéré bit par bit la valeur finale envoyer par le capteur
|
|
|
|
|
|
## Cheat sheet
|
|
### Commands
|
|
Compile code
|
|
iverilog -o Nom_de_sortie.vvp .\source1.v .\tb_1.v
|
|
|
|
|
|
#### Upload on fpga
|
|
rem https://github.com/YosysHQ/apicula
|
|
yosys -p "read_verilog blink_led.v; synth_gowin -json blink_led_c.json"
|
|
|
|
set DEVICE=GW2AR-LV18QN88C8/I7
|
|
set BOARD=tangnano20k
|
|
|
|
nextpnr-himbaechel --json blink_led_c.json --write pnr_blink_led.json --device %DEVICE% --vopt cst=blink_led.cst --vopt family=GW2A-18C
|
|
|
|
gowin_pack -d %DEVICE% -o blink_led_c.fs pnr_blink_led.json
|
|
|
|
openfpgaloader -b %BOARD% blink_led_c.fs |