1
0
forked from tanchou/Verilog
Files
Verilog_Louis/Semaine_1/Python_UART/led_uart.py
2025-04-22 09:56:06 +02:00

31 lines
934 B
Python

import serial
import time
# Ouvre le port série (à adapter si nécessaire)
ser = serial.Serial('COM6', 115200, timeout=0.5) # timeout non bloquant
print("Entrez un chiffre entre 0 et 5 pour toggler une LED.")
try:
while True:
user_input = input("> ")
if user_input.isdigit() and 0 <= int(user_input) <= 64:
value = int(user_input)
ser.write(bytes([value])) # envoie en binaire brut
print(f"Envoyé : {value} -> {value:08b}")
# Lecture de la réponse UART (1 octet)
response = ser.read(1)
if response:
led_state = response[0]
print(f"État reçu du FPGA : {led_state:08b}")
else:
print("⚠️ Aucune réponse reçue.")
else:
print("Veuillez entrer un chiffre entre 0 et 63.")
except KeyboardInterrupt:
print("\nFermeture.")
finally:
ser.close()